浮点数运算FPGA实现

范文编号:JD253     范文字数:17048,页数:46     
绪论

现阶段，FPGA(Field Programable Gate Array现场可编程逻辑阵列)正处于革命性数字信号处理技术的前沿。全新的FPGA正在越来越多的替代ASIC和PDSP用作前端数字信号处理的运算。本次设计将尝试新的突破，不再仅仅拘泥于构建信号处理中的某一种具体的算法.
1.1DSP发展概况
　  数字信号处理 (Digital Signal Processing,简称DSP)是一门涉及许多学科而又广泛应用于许多领域的新兴学科。20世纪60年代以来，随着计算机和信息技术的飞速发展，数字信号处理技术应运而生并得到迅速的发展。在过去的二十多年时间里，数字信号处理已经在通信等领域得到极为广泛的应用。
数字信号处理是利用计算机或专用处理设备，以数字形式对信号进行采集、变换、滤波、估值、增强、压缩、识别等处理，以得到符合人们需要的信号形式。数字信号处理是围绕着数字信号处理的理论、实现和应用等几个方面发展起来的。数字信号处理在理论上的发展推动了数字信号处理应用的发展。反过来，数字信号处理的应用又促进了数字信号处理理论的提高。而数字信号处理的实现则是理论和应用之间的桥梁。
数字信号处理是以众多学科为理论基础的，它所涉及的范围极其广泛。例如，在数学领域，微积分、概率统计、随机过程、数值分析等都是数字信号处理的基本工具，与网络理论、信号与系统、控制论、通信理论、故障诊断等也密切相关。近来新兴的一些学科，如人工智能、模式识别、神经网络等，都与数字信号处理密不可分。可以说，数字信号处理是把许多经典的理论体系作为自己的理论基础，同时又使自己成为一系列新兴学科的理论基。

目录

浮点数运算FPGA实现 I
目录 II
绪论 1
1.1DSP发展概况 1
1. 2 DSP系统 1
1.2.1DSP系统的构成 1
1.3范文主要工作 3
第二章 浮点数的研究 4
2.1浮点数的研究 4
2.1.1浮点数的表示 4
2.1.2浮点运算的IEEE－754标准 6
2.2浮点运算的组织结构 7
2.2.1浮点加/减法的流程 7
2.2.2浮点乘法的流程 10
第三章 系统的设计 11
3.1浮点加减算法的设计 11
3.1.1加法器 11
3.1.2浮点加减法运算单元的总体结构 14
3.1.2.1浮点加减法器的数据流程 14
3.1.2.2浮点加、减法运算单元的端口定义 15
3.1.2.3浮点加减法运算单元各模块的设计 16
图3.6规格化模块的其他功能 22
3.2浮点乘法的设计 22
3.2.1浮点乘法运算单元各模块的设计 22
图3.8 无符号的正数乘法 24
3.2.2浮点乘法运算单元的总体结构 28
3.3 浮点除法算法 32
3.4小结 34
第四章 仿真与总结 35
4.1仿真实现 35
4.2浮点加/减法的仿真 35
4.3浮点乘法的仿真 37
4.4浮点除法的仿真 38
4.5综合分析 40
第五章 总结 41
参考文献 42
致谢 43

 《浮点数运算FPGA实现》WORD格式全文下载链接