频率合成器设计

范文编号:JD535 范文字数:19173,页数:53

 摘要

根据数字微波通信中频设计的指标要求，本文详细阐述了利用集成芯片ADF4360-8设计频率合成器的全过程，研究了中心频点可设且具有频率微调功能的频率合成器的性能。
本文的重点是电路的设计与调试以及监控程序的编写。设计过程中的主要电路原型采用ADF4360-8技术资料上所提供的参考电路，在该参考电路的基础上，根据实际设计要求进行改进。并且设计了相应的参考晶振模块以及监控模块，编写了单片机监控程序。本文还列出了在电路调试时出现的种种问题和相应的解决方法，并且给出了频率合成器的相位噪声测试指标，各项指标均能达到中频本振的设计要求。
在文章的最后，对整个文档设计过程进行了总结，对设计中遇到的问题进行了认真的思考。

关键词：频率合成器  锁相环   监控  失锁告警  相位噪声

目    录
摘要 1
第一章  绪 论 5
1.1 引言 5
1.2  频率合成器的设计要求 5
1.3  频率合成器的设计方法 6
1.4  国内外发展动态 6
1.5  数字微波通信概述 7
第二章  锁相环基本理论 8
2.1 锁相环的基本原理 8
2.1.1 锁相环的基本模型 9
2.1.1.1 鉴相器 9
2.1.1.2 环路滤波器 9
2.1.1.3 压控振荡器 11
2.1.2 锁相环的相位模型 11
2.2 锁相环的线性分析 12
2.2.1 锁相环的线性相位模型与传递函数 12
2.2.2 锁相环的频率响应 13
2.2.3 锁相环的稳定性分析 14
2.3 锁相环的相位噪声分析 14
2.3.1 锁相环相位噪声模型 15
2.3.2 锁相环的低相位噪声设计 18
第三章  总体方案设计 19
3.1 引言 19
3.2 频率合成器电路设计 19
3.2.1 可选方案 19
3.2.2 主要元器件选择 19
3.2.2.1  ADF4360系列 19
3.2.2.2  ADF4118系列 23
3.2.3 方案选择 25
3.2.4 电路原理图 26
3.2.5 设计分析 27
3.2.5.1 中心频率设置 27
3.2.5.2 频率微调 28
3.2.5.3 环路滤波器设计 28
3.2.5.4 输出匹配方案 32
3.2.5.5 布局布线的优化考虑 33
3.3 参考晶振模块的设计 33
3.3.1 设计方案 33
3.3.2 晶振模块电路原理图 34
3.4 监控电路设计 34
3.4.1  单片机电路 34
3.4.1.1 设计原理 34
3.4.1.2 电路原理图 35
3.4.2 锁相告警电路 35
3.5 PCB图设计 36
3.6 监控程序设计 37
第四章  电路调试 41
4.1 实验设备 41
4.3 调试注意事项 41
4.3 调试方法 41
4.4 调试结果 42
4.4.1 350MHz的测试指标 42
4.4.2 140MHz的测试指标(待测) 44
4.4.3 用户界面 45
4.5 结果分析 46
4.6 调试问题及解决方法 46
第五章 思考与电路改进 48
5.1 引言 48
5.2 环路滤波器的影响 48
5.3 参考晶振的影响 48
5.4 监控电路改进 49
5.4.1 引言 49
5.4.2 设计原理 49
5.4.3 电路原理图 49
5.5 告警电路改进 50
5.6 输出匹配电路改进 50
参考文献 50
附  录 51
附录1  频率合成器电路PCB图 51
附录2  参考晶振电路及监控电路PCB图 52

 《频率合成器设计》WORD格式全文下载链接