基于CPLD的LCD显示设计

范文编号:JD837  范文字数:7091,页数:16

基于CPLD的LCD显示设计

摘　要：DSP具有较高的数字信号处理速度，为电机及其他运动控制领域的应用提供了性能优异的设计平台，通常一个完整的控制方案需要利用液晶屏输出显示各种控制参数，这种传统的慢速设备往往与DSP的高速处理能力及实时控制的要求产生矛盾，本文介绍了一种利用复杂可编程逻辑器件CPLD设计的显示缓冲驱动器，它能够解决DSP芯片的高速运算能力与LCD液晶显示模块显示速度较低这一矛盾的有效器件，同一行字符,通过该缓冲驱动器控制LCD显示比直接用DSP控制LCD显示节省至少9ms，降低了DSP耗费在LCD上的等待时间,提高了DSP的效率，优化了系统。
关键词：CPLD；LCD；显示缓冲驱动器；DSP

The Design of the LCD Display in CPLD

Abstract: DSP with a high speed of digital signal processing offers a good design platform performance for motion control motors and other applications.Usually the LCD screen is used to show various control parameten of the output for a complete control program, but the traditional slow equipment has conflict with the high-speed DSP processing power and real-time control requirements. The article describes a display buffer which uses a complex programmable logic device CPLD  to design, it can solve the contradiction bettween high-speed competing power of the DSP chip and lower-speed displaying of LCD liquid crystal display module. As for the same character, using the buffer to control the LCD display can save at least 9ms than using the DSP directly, so it can reduce the wait time of DSP on LCD, improve the officiency of the DSP and optimize the system.   
Keywords:CPLD;LCD;display drive buffer;DSP

目 录

摘　要 I
Abstract I
1 引言： 1
2 SED1520控制器图形液晶显示模块 1
2.1 LCD显示原理 1
2.2接口管脚说明 2
2.3 SED1520液晶模块的结构特点 2
2.4 SED1520模块原理图 3
2.5 SED1520的特性 3
2.6 SED1520的电特性 3
2.7 SED1520读/写操作时序 4
2.8  SED1520液晶显示模块指令系统 5
2.9 SED1520显示RAM的结构介绍 8
3 CPLD介绍 8
4 缓冲驱动器原理 9
5  系统设计及实现 10
5.1  系统设计原理 10
5.2 系统实现 11
6  结束语 11
参考文献 12
谢    辞 13
附    录 14

 《基于CPLD的LCD显示设计》WORD格式全文下载链接