论文编号:JD1084论文字数:11546,页数:45
摘 要
本设计是基于FPGA的一个简易数字频率计,利用Verilog硬件描述语言设计实现了频率计内部功能模块,采用了等精度测量的方法,并结合NIOS软核CPU嵌入FPGA,构成SOPC系统,利用NIOS软核对数据浮点运算处理,管理人机交换界面实时显示,跟传统FPGA+单片机的多芯片系统方案相..
上一篇:A/D 比较电路模块的版图设计 | 下一篇:煤气报警器设计 |
点击查看关于 基于 FPGA 简易 数字 频率 设计 的相关论文题目 | 2010-07-18 10:24:31【返回顶部】 |