字数:5000,页数:16
摘要
PLL是Phase-Locked Loop的缩写,中文含意为锁相环。PLL基本上是一个闭环的反馈控制系统,它可以使PLL的输出可以与一个参考信号保持固定的相位关系。PLL一般由鉴相器、电荷放大器(Charge Pump)、低通滤波器、压控振荡器、以及某种形式的输出转换器组成。为了使得PLL的输出频率是参考时钟的倍..
上一篇:基于ADF4110/ADF4111/ADF4112/ADF.. | 下一篇:基于ADF436的集成数字频率合成器.. |
点击查看关于 ADF4007简介 电路设计 的相关论文题目 | 2009-06-09 16:25:22【返回顶部】 |