纠突发错误译码器的设计

范文编号:DZXX384 范文字数:14528,页数:42

摘要
    在信息传输过程中，存在着干扰，这就需要在信源端的信道编码环节中引入差错控制编码技术，使得在信道上的传输干扰损失降至最低。差错控制编码技术对改善误码率，提高通信的可靠性具有重要的作用。我经过在工程实习中研究（7，3，4）汉明码，并在导师的指导下，通过自己的创新加于改进，使得它不但可以纠正一个随机错误，还可以纠正两个突发错误。按照我研究出来的这个原理我在文档设计中编出了纠错能力更强的译码电路，它们具有极强的纠错能力，能够纠正多位的突发错误，在通信系统中将受到广泛的使用。本文介绍了利用逻辑电路，在max+plusII平台上，使用FPGA实现验证利用对（15，7，5）循环码的改进创新再设计，使其能纠(15，7，5)码中一位到七位的所有突发错误的新型译码器的设计方法，最后列出全部的设计图纸及其时序仿真运行结果。

关键词：差错控制，max+plusII，FPGA，译码器
ABSTRACT
 In order to reduce the error caused by the noise in communication channel， the error control encoding technology will be necessary to be introduced before sending the digital message to channel in order to make the interference to the lowest point.The error control encoding technology to improves the error rate， enhances the correspondence the reliability to have the vital role. I pass through in the project practice study (7，3，4) Hamming code， and under teacher's instruction， adds through own innovation to the improvement， causes it not only to be allowed stochastically to correct to be wrong， but also may correct two burst errors This principle will study which according to me I have written the error correction ability stronger decoding circuit in the graduation project， they have the greatly strengthened error correction ability， can correct the multi- positions the burst error， will receive the widespread use in the communications system. This article introduced the use logic circuit， in the max+plusII platform， uses the FPGA realization confirmation use for (15，7，5) the cyclic code improvement innovation re-engineering， enables its to investigate (15，7，5) in the code to seven all burst errors new decoder design method， finally lists the complete design paper and its the succession simulation movement result.

Keywords：Error control, Max+plusII, FPGA, Decoder.
目录
摘要 I
ABSTRACT II
第1章 绪论 4
1.1 文档设计内容及安排………………………………………………………… 4
1.2 课题的历史及发展状况……………………………………………………… 4
1.3 课题的应用情况……………………………………………………………… 5
1.4课题的理论背景及研究现状…………………………………………………… 6
第2章 开发平台及其软件介绍 9
2.1 FPGA介绍……………………………………………………………………… 9
2.2 设计思路与任务……………………………………………………………… 9
2.3 FPGA的优点…………………………………………………………………… 10
第3章 循环码译码的基本原理 12
3.1 循环码译码的一般原理……………………………………………………… 12
3.1.1循环码译码概述………………………………………………………… 12
3.1.2 循环码的生成矩阵和一致校验矩阵…………………………………… 13
3.2 循环码的纠错能力…………………………………………………………… 15
第4章 译码主要过程 16
4.1 循环码的译码过程…………………………………………………………… 16
4.2 工程上循环码的译码过程…………………………………………………… 19
4.3 循环码纠多位突发错误译码器设计………………………………………… 25
第5章 结论 36
致谢 37
参考文献 38

 《纠突发错误译码器的设计》WORD格式全文下载链接