论文编号:TX316论文字数:10579,页数:36
摘要
通信系统中,为保证定时信息的质量,防止长连0和连1对传输同步造成影响,需要对数据在发送端进行扰码,接收端进行解扰。
本论文介绍了数字通信中的扰码和解扰原理,利用CPLD芯片进行扰码器和解扰器设计。将通过MAX+plus II软件得到的仿真图形和用示波器对电路板调试所得到..
上一篇:OFDM系统中的同步技术研究 | 下一篇:基于FIFO的码速变换电路的CPLD设计 |
点击查看关于 基于 CPLD 解扰器 设计 的相关论文题目 | 2011-04-01 08:54:06【返回顶部】 |