全状态伪随机序列发生器的FPGA设计

范文编号:TX363  范文字数:13128,页数:38

摘要

 伪随机序列产生技术是集数学、计算机科学、电子与通信等诸多学科于一身的技术,其产生技术自上世纪末至今一直是国内外的研究热点并取得了不少的成果。伪随机码越来越受到人们的重视,被广泛应用于导弹、卫星、飞船轨道测量和跟踪、雷达、导航、移动通信、保密通信和通信系统性能的测量以及数字信息处理系统中。
 目前国内外均有项目研究提高伪随机序列发生器可靠性、状态利用率等问题。
 在很多实际应用中，直接利用FPGA产生伪随机序列的方法可以为系统设计或测试带来极大的便利。本文给出了基于非线性反馈移位寄存器电路，并结合FPGA的特有结构，设计了一种简捷而又高效的全状态伪随机序列产生方法。研究了m序列的随机特征, 通过设计非线性移位计数器的反馈网络函数而将移位型计数器全部状态加以利用,从而得到全状态伪随机序列。给出了应用VHDL语言实现8位全状态伪随机序列的程序及应用MAXPLUSⅡ软件对该序列进行仿真的结果。

关键词：m序列，移位寄存器，全状态，非线性反馈，VHDL

ABSTRACT

 Pseudorandom code is more and more attractive than ever before.It is widely used in the orbit measuring and tracing of guided missile, satellite and airship. The performance measurement of system such as radar, common communication, secrecy communication and communication system is also used in the system of digital signal processing(DSP).
 The random characteristics of pseudo—random sequence has been investigated, the feedback logic function of m sequence has been deduced, the m Sequence occur(generator) has been designed, the waveform of pseudo—random sequence was tested.
 Introduced the character, the mean and the mading way of the sequence. It was important that all states pseudo-random sequence’s madding by VHDL, module Chart, the good by using VHDL. Present the method, which constructs the feedback functions of nonlinear sequence. using the characteristic function,we construct a class of nonlinear feedback functions, and design the nonlinear maximal length feedback shift registers.

Keywords: m Sequence, Shift Registe, All states, Nonlinear Feedback Function, VHDL. 
 
 
目录

摘要 I
ABSTRACT II
第1章 引言 1
1.1 背景介绍 1
1.2 研究内容 1
第2章 伪随机序列简介 3
2.1 伪随机序列概述 3
2.2 伪随机序列前景及其应用 4
第3章 可编程逻辑设计技术 5
3.1 可编程逻辑器件的发展过程 5
3.1.1 EDA技术的发展 5
3.1.2 可编程逻辑器件 6
3.2 可编程逻辑器件的分类 6
3.3 FPGA简介 7
3.3 VHDL语言简介 7
3.4 VHDL语言要素 8
3.4.1 VHDL语言的基本结构 8
第4章 VHDL语言开发工具——Maxplus II简介 10
4.1 概述 10
4.2 Max+plusⅡ功能简介 11
4.3 Max+plusⅡ设计过程 16
4.3.1 设计流程 16
4.3.2 设计步骤 17
第5章 移位寄存器 18
5.1 移位寄存器的工作原理 18
5.2 反馈移位寄存器 20
5.2.1 线形反馈移位寄存器 20
5.2.2 非线性反馈移位寄存器 21
第6章 全状态伪随机序列发生器的实现 23
6.1 m序列简介 23
6.2 m序列发生器的原理 23
6.3 全状态伪随机序列发生器的设计 24
6.3.1 全状态伪随机序列发生器简介 24
6.3.2 全状态伪随机序列发生器的原理 25
6.4 全状态伪随机序列发生器的VHDL实现 26
6.4.1 m序列发生器的VHDL实现 26
6.4.2 8位全状态伪随机序列的VHDL实现 27
6.5 仿真结果 28
6.6 伪随机序列分析 29
第7章 结束语 30
致谢 31
参考文献 32
附录 程序 33

 《全状态伪随机序列发生器的FPGA设计》WORD格式全文下载链接