基于可编程逻辑器件的DDS设计

范文编号:ZD489  范文字数:23689,页数:63，有开题报告，任务书，文献综述
 
 摘 要:本系统由FPGA模块、键盘模块、LED显示模块、DAC模块、ispPAC模块组成。采用直接数字频率合成（DDS）技术，利用ALTERA公司生产的高速FPGA芯片（EPF 10K10LC84—4）实现系统的程序处理、控制与运算，后级电路采用具有较高转换速度的D/A转换器。可以产生标准正弦波。该系统频率范围宽、步进小、幅度和频率的精度高。
 在以下系统中我们采用现场可编程门阵列FPGA来实现系统的算术运算、高速累加器芯片的设计和获得标准正弦波：
 1、实现键盘输入的扫描、译码及适时显示。
 2、实现高速二进制累加，产生正弦波查表地址。
 3、实现正弦波的存储、产生。
 采用现场可编程器FPGA芯片所含模块主要由算法和控制两大部分组成，其中算法部分包括累加器模块、波形采样点的存储模块；控制部分包括将键盘输入编码模块、动态显示模块、各FIFO缓存器的输入输出控制和一些其他系统需要的信号。为保证速度要求及系统的精度，所有模块均采用高精度同步时钟控制实现。
 利用altera 公司的Max+plusII的可编程逻辑开发软件或Protel99SE设计环境来进行系统的仿真和信号的分析。
 关键词：直接数字频率合成; 专用集成电路; 现场可编程逻辑阵列

 Abstract:This system consists of FPGA module, DAC module, keyboard module, LED module and isPAC module., it adopting direct digital frequency synthesize technology , utilizing high-speed FPGA chip (EPF10K10LC84---4) which the ALTERA company produces make the procedure disposal, control and operation of the system which can generate sinusoidal wave realize, the next circuit adopts D/A converter which has high speed of converting to generate standard sinusoidal wave.  Frequency ranges widely, shooting step is short, precision of frequency is high in this system.
  We adopt scene programmable pieces of array FPGA come arithmetic operation, design chip of high-speed accumulating and obtain standard sinusoidal wave among following systems:
 Realize keyboard’s output scanning, decoding and displaying in good time .
 Realize high-speed binary scale accumulating, producing sinusoidal wave to search the form address.
 Realize sinusoidal wave saved, produced.
 The module belonging to Scene programmable pieces of array FPGA chip mainly consists of algorithm and control, the algorithm includes accumulate module and memory module of waveform sampled point; The control include keyboard inputting module and encoding module, displaying module, every FIFO buffer inputting and outputting control and the signal which other systems need. In order to guarantee speed requiacsion and systematic precision, all modules adopt high-accuracy synchronous clock control to realize.  
   The system utilizes programmable logic software Max+plusⅡof ALTERA company and  Protel99SE design environment to carry on systematic emulation and analysis of signal.
   Keywords: Direct Digital Frequency Synthesis (DDS); Application Specific Integrated Circuit (ASIC); FPGA

 目   录
 
摘要…………………………………………………………………………………………I
Abstract……………………………………………………………………………………II
第1章  概要……………………………………………………………………………1
 1.1  FPGA简介………………………………………………………………………1
 1.2  FPGA的发展前景及开发流程…………………………………………………2
 1.2.1  FPGA的发展前景……………………………………………………………2
 1.2.2  FPGA的开发流程……………………………………………………………3
 1.3  DDS的结构及其工作原理………………………………………………………6
 1.4  DDS的应用领域…………………………………………………………………8
第2章  可编程器件及其描述语言………………………………………………10
 2.1  FLEX10器件简介 ………………………………………………………………10
 2.2  MaxplusⅡ简介……………………………………………………………………10.
 2.3  硬件描述语言VHDL……………………………………………………………12
 2.3.1  VHDL语言简介……………………………………………………………12
 2.3.2  利用VHDL语言开发的优点………………………………………………13
第3章  系统总体方案论证与确定…………………………………………………14
 3.1  总体方案论证与确定……………………………………………………………14
 3.2  系统组成模块论证与确定………………………………………………………15
第4章  基于可编程器件的DDS主要模块的VHDL实现…………………18
 4.1  相位累加器的设计………………………………………………………………18
 4.2  正弦查找表的实现………………………………………………………………19
 4.2.1  数据存储方式………………………………………………………………19
 4.2.2  波形采样点RAM表的计算…………………………………………………20
 4.3  频率控制模块的设计……………………………………………………………22
    4.4  内部控制电路模块的设计………………………………………………………22
第5章  硬件系统设计……………………………………………………………25
 5.1  键盘/显示电路……………………………………………………………………25
 5.2  D/A转换电路……………………………………………………………………28
 5.3  后期处理电路……………………………………………………………………29
 5.3.1  低通滤波器的ispPAC实现………………………………………………29
总结………………………………………………………………………………………29
致谢…………………………………………………………………………………………33
参考文献……………………………………………………………………………………34
附录1、累加器模块VHDL语言………………………………………………………36
附录2、内部控制模块VHDL语言………………………………………………………38
附录3、键盘输入扫描电路程序语言…………………………………………………40
附录4、显示电路程序语言……………………………………………………………43
附录5、RAM表程序语言…………………………………………………………………45
附录6、系统总电路图…………………………………………………………………57
 

 《基于可编程逻辑器件的DDS设计》WORD格式全文下载链接