数字频率信号源设计(四)

路参数的变化、外部电源的波动、温度变化及其它环境因素的变化。瞬时稳定度是指秒、毫秒间隔内的随机频率变化，主要影响因素是干扰和噪声。实践中瞬时稳定度在频域范围内表现为相位噪声频谱，通常用“功率频谱密度”表示。
  在模拟直接频率合成器、锁相频率合成器和DDS合成器中，输出频率的稳定度主要取决于参考频率的稳定度。
4） 换频时间ts
 换频时间ts是指合成器输出频率从一个频率点转换到另一个频率点并稳定工作所需的时间。换频时间ts对不同的合成方式是完全不同的：对于模拟直接合成发，ts可以做到ms量级下，甚至可以达到us；对于DDS合成发，目前已可以做到ns量级；而对于PLL合成法，ts主要取决于环路的锁定时间，如果环路中还有频率搜索电路，则搜索时间也应计算在ts内，目前PLL频率合成的换频时间ts大约为参考频率周期的25倍左右。
  在通信系统中，一般要求频率合成器的ts小于几十ms；而在时分多址和跳频体制的通信系统中，则要求ts在us量级，甚至ns量级。满足这种要求目前只能采用DDS合成法。
5） 频谱纯度
 频谱密度是指频率合成器输出频率信号接近纯正弦波的程度。实际合成器的输出信号中含有大量不需要的频谱分量。这些分量主要表现为两种形式：寄生干扰和相位噪声。
  寄生干扰频率又可以分为两种形式：谐波和杂散干扰频率。谐波一般由放大器的非线形特性产生，而杂散干扰频率实质是混频组合频率干扰。因此，混频器的非线性将是寄生干扰的主要来源。而减少寄生干扰的方法就是合理选择混频电路及合理选择混频输入信号幅度比，以保证混频器工作在线性状态；同时应设计性能好的滤波器，滤除干扰杂波。
  频率合成器输出信号中的寄生干扰和相位噪声如图所示。相位噪声在频谱上呈现主频两边的连续噪声频谱，其大小可以用频率轴上据主频△fo处1Hz带宽内的相位功率谱密度表示。对PLL频率合成器而言，相位噪声主要来源于VCO的开环相位噪声有一直作用，因此必须合理设计PLL。对于DDS合成器，相位噪声取决于内部器件的非相干噪声。
 这里插入图7.1.6
4  采用AD7008芯片构成的DDS                                               
4.1  AD7008芯片的介绍
 AD7008芯片对我来说，是一种全新的数字芯片，它的资料介绍都是外文的，学习起来比较的难。因此，在这次毕设范文里，我决定详细的描述一下AD7008芯片的知识，不是简单的将外文资料翻译成中文的，而是融合了自己在制作电路的过程中，对AD7008的理解。
 AD7008是ADI公司采用先进的直接数字合成（DDS）技术，推出的高集成度DDS频率合成器。图3.1所示为其功能框图，它内部包括可编程DDS系统、高性能10位DAC、与微机的串行和并行接口以及控制电路等，能实现全数字编程控制的频率合成和时钟发生器。如果接上精密时钟源，AD7008即可产生一个频率和相位都可编程控制模拟正弦波输出。根据需要还可以对此信号进行调频、调相或调幅控制。此输出的信号可直接用作频率信号源或转换方波以作时钟输出。AD7008接口控制简单，可以用8位或16位并行口或单行口直接输入频率、相位、以及调幅幅度等控制数据。32位频率控制字在20MHz时钟时的输出频率分辨率可达0.047Hz，最大输出频率可达5MHz，器件采用CMOS低功耗工艺，不需信号输出时还可通过硬件或软件设置为低功耗方式。其最大输出电压、电流值分别为1V、20mA，采用单一正5V电源电及44脚PLCC封装形式。
 
 
 
 
 
 
 
 
 
 
 
 
 
 图4.1
 AD7008包括三个主要部分：第一部分是由一个32位相位累加器、一个余弦/正弦表、一个1位的D/A转换器和两个频率、一个相位和两个幅度调节寄存器组成的可编程DDS数字合成系统；第二部分是用于设置AD7008的工作模式的一个命令寄存器和幅度调制单元；第三部分是并、串行接口及控制电路，用来和微机接口，以实现对频率、相位和幅度调节寄存器的写入修改。
4.2 AD7008的芯片引脚功能
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 图4.2
 电源电压引脚
 VAA :模拟电路的电源电压正端。VAA 与AGND间应该有1个0.1uf的去耦
      电容。
AGND：模拟电路接地端。
 VDD：数字电路部分的电源电压正端。VDD与DGND之间有一个0.1uf的去耦电容。VDD的取值范围为＋5±5％伏。
DGND：数字接地端。AGND和DGND连接在一起共同接地。
 模拟信号和基准信号引脚
 IOUT,:电流输出端。这是一个高阻抗电流源。IOUT要与通过一个负载电阻与AGND相连，而可以与地直接相连。
 FS ADJUST：满量程校准控制源。一个电阻连接引脚FS ADJUST 和引脚AGND之间。电阻用来定义满量程DAC电流的大小。该电阻大小和满量程电流大小的关系如下(设该电阻为RSET)：
              IOUTfull－scale（mA）＝6233×VREF/RSET；
              VREF＝1.27Vnormal    RSET＝390 typical
 VREF：参考电压输入。VREF和VAA之间连接一个0.1uf的瓷器电容。
 COMP:补偿引脚。和VAA 间通过一个0.1uf的耦合电容连接。
 数字接口和控制器引脚
     CLOCK:DAC和NCO

首页 上一页 1 2 3 4 5 6 7 下一页 尾页 4/19/19

数字频率信号源设计(四)相关范文